System Verilogで書いたコードを、Vivadoのblock Designに追加しようと思ったら、追加できなかった。 system verilogのファイルは、block desginに追加できないらしい！！ ちょっと工夫したら、間接的に追加できることがわかった。このあたりは独学でやっていると聞く人 ...