富士通研究所ならびに富士通マイクロエレクトロニクスは12月17日、CMOSロジックプロセスを用いたワイヤレス機器用パワーアンプ向け高耐圧トランジスタを開発したことを発表した。 従来、WiMAXなどの高周波向けパワーアンプに要求される出力電圧を実現 ...

SuVoltaは7月23日(米国時間)、65nmプレーナ型のバルクCMOSプロセスに自社のトランジスタ技術「DDC(Deeply Depleted Channel)」を使って製造したARM Cortex-M0プロセッサを0.9Vで動作することを確認したと発表した。 これにより、従来の65nmプロセスを採用した1.2V動作のCortex ...

すべての要素プロセスは、NEDO事業を共同で実施する半導体製造装置メーカー3社と個別に連携して開発し、特に、GAA構造トランジスタ形成の主要工程となる、シリコン・シリコンゲルマニウムエッチング工程、高誘電率ゲート絶縁膜・金属ゲート電極構造の形成工程は、各社から産総研への人材の派遣も含め、それぞれ密接な連携の元、開発を進めました。

開発したプロセスはプロセスモジュールとして活用できる形で整備し、すべてのプロセスは産総研が適切にノウハウ管理し、パイロットラインを利用する企業などが制約なく最先端トランジスタ構造を試作し、技術の検証ができるようにしています。

300 mmウエハーの共用パイロットラインで新規装置・材料の技術検証が可能に 国立研究開発法人 産業技術総合研究所 (以下「産総研」という) 先端半導体研究センターは、NEDO（国立研究開発法人 新エネルギー・産業技術総合開発機構）助成事業の元、国内 ...

本プレスリリースは発表元が入力した原稿をそのまま掲載しております。詳細は上記URLを参照下さい。また、プレスリリースへのお問い合わせは発表元に直接お願いいたします。 300 mmウエハーの共用パイロットラインで新規装置・材料の技術検証が可能に ...

従来、微細加工技術及び真空製造プロセスを適応しなければ、高性能有機薄膜トランジスタは製造できなかった。 印刷技術を用いることで、常温常圧下で簡便に有機薄膜トランジスタを創製できる技術を実現した。 微細加工技術を用いることなく、有機 ...

GAA構造トランジスタの試作に必要な要素プロセスを統合し、一連の製造工程を実施して試作を行い、その動作を確認しました（図2）。ゲート電極の断面電子顕微鏡写真よりシリコンナノシートの周りをゲート絶縁膜とゲート電極が取り囲んでいる形状が、ソース・チャネル・ドレインを横切る ...

トランジスタ当たりのコストが半導体業界の最大の問題に ムーアの法則は今後も続くが法則自体の意味がなくなる。そうした危機が迫っているという見方が広まっている。CMOSプロセスの微細化は継続できても、トランジスタのコストダウンが止まって ...

16/14nm FinFET 3Dトランジスタへの移行でジャンプ GPUは、長いトンネルを抜け出そうとしている。今年(2016年)、GPUは16/14nm FinFET ...

KD Market Insightsは、「ゲート・オール・アラウンド（GAA）トランジスタ市場：将来動向および機会分析 ― 2025～2035年」と題した市場調査レポートの発刊を発表しました。本レポートの市場範囲は、現在の市場動向および将来の成長機会に関する情報を網羅して ...